3. Схемы с дробным делителем частоты и компенсацией помех дробности и другие схемы

Перейдём далее к рассмотрению однопетлевых структур с дробным делителем частоты и различными вариантами схем для компенсации помех дробности.

3.1. Схема Бреймера-Джиллета

Один из таких вариантов представлен на рисунке 13. Если в общих чертах, то она почти одновременно запатентована авторами Бреймером и Джиллетом [40, 41]. Правда, в описаниях к их патентам много внимания уделено построению оригинальных схем ДДПКД, хотя это не касается самого принципа компенсации помех дробности и потому не отражено на приведенном рисунке.


Рис.13. Схема Бреймера-Джиллета


ДДПКД представлен в виде целочисленной части с коэффициентом деления N0 и дробной части, выполненной на аккумуляторе (накапливающем сумматоре). Импульс переполнения последнего передаётся в целочисленную часть, и общий коэффициент деления увеличивается при этом на единицу, из-за чего и возникает помеха дробности.


Для её компенсации используется ЦАП, с помощью которого формируется сигнал – копия помехи, продетектированной в ФД. В сумматоре напряжения с выходов ЦАП и ФД складываются в противофазе, благодаря чему помеха дробности подавляется.


Понятно, что степень подавления помехи зависит от точности ЦАП и от точности сумматора, и эти точности, естественно, ограничены. Поэтому если ёмкость аккумулятора довольно большая (чтобы получить достаточно мелкий шаг сетки частот), нет смысла брать ЦАП той же ёмкости, её ограничивают 12÷14 разрядами, подключаемым к соответствующим старшим разрядам аккумулятора.

3.2. Вариант с интегратором

Другой вариант [42] схемы компенсации помехи дробности показан на рисунке 14. В нём используются, в основном, те же блоки, что и в предыдущей схеме. Добавлен только интегратор, а ЦАП предназначен для другой цели.


Рис.14. Вариант схемы с интегратором


Каждое переполнение аккумулятора вызывает скачёк частоты на выходе делителя частоты. Чтобы его скомпенсировать, необходимо создать сигнал, соответствующий получаемому при этом отклонению фазы, и сложить его в противофазе с напряжением на выходе фазового детектора. Для этого и служит интегратор. Он может быть выполнен на базе операционного усилителя.


Требуемый уровень компенсирующего сигнала обратно пропорционален коэффициенту деления. Поэтому при достаточно большом частотном перекрытии синтезатора, и, следовательно, широком диапазоне изменений коэффициента деления, необходимо управлять коэффициентом передачи интегратора, для чего и служит ЦАП. Он может быть использован в качестве источника для питания интегратора, чтобы напряжение на его выходе контролировалось управляющим кодом. В предыдущей схеме такая возможность отсутствовала. Но и там можно ввести дополнительный ЦАП, питающий уже имеющийся (который должен быть умножающего типа) и подключенный к управляющей шине.

3.3. Схема Кокса

По своей структуре схему Кокса [43] можно отнести к прямым цифровым синтезаторам с некоторыми особенностями. Сигнал в ней получается делением опорной частоты в переменное дробное число раз с последующей компенсацией помех дробности путём программируемого временного сдвига сигнала на выходе схемы.


Схема представлена на рисунке 15. Она содержит программирующее устройство для задания целочисленной и дробной частей коэффициента N, поглощающий счётчик (обозначен на схеме как: N), аккумулятор для формирования дробной части коэффициента деления и генератор задержек, управляемый цифро-аналоговым преобразователем (ЦАП). Поглощающий счётчик тактируется импульсами опорной частоты Fr, а аккумулятор – сигнальными импульсами частоты Fc. Поглощающий счётчик вместе с аккумулятором образуют, в целом, схему ДДПКД.


Рис.15. Схема Кокса


Работу схемы можно рассмотреть на конкретном примере. Положим, что при опорной частоте, равной Fr=100 МГц, требуется получить частоту сигнала Fc=30 МГц. Это значит, что при некотором разрешении по частоте импульс на выходе синтезатора должен появляться через каждые 3,3333 периодов опорных импульсов. Для этого целочисленная часть коэффициента деления N устанавливается равной N0=3, а для обеспечения дробной части этого коэффициента, число на входе аккумулятора равно 3333 при его ёмкости, равной 10000. Понятно, что при этом искомая частота 30 МГц будет получена с погрешностью 300 Гц. Положим также, что поглощающий счётчик и аккумулятор оба включаются в работу при нулевых начальных условиях.


Поглощающий счётчик устроен таким образом, что импульсом переполнения аккумулятора один опорный импульс с его входа вычёркивается.


Первые три опорных импульса беспрепятственно проходят через поглощающий счётчик, создавая первый сигнальный импульс, который и далее беспрепятственно проходит через генератор задержек на выход схемы. Это потому, что, во-первых, импульс переполнения аккумулятора отсутствует, а во-вторых, содержимое аккумулятора, как и ЦАП, равно нулю и, следовательно, генератор задержек не создаёт временного сдвига для этого импульса. Данный импульс, воздействуя на аккумулятор, меняет его содержимое с нуля до 3333.


Следующие 3 опорных импульса также беспрепятственно проходят через поглощающий счётчик, создавая на его выходе второй сигнальный импульс. Однако далее этот импульс проходит на выход схемы с задержкой на 0,3333 периода Tr опорных импульсов, которая создаётся генератором задержек под воздействием сигнала с выхода ЦАП. Этот сигнальный импульс увеличивает содержимое аккумулятора до значения 6666.


После трёх последующих импульсов Fr получается третий сигнальный импульс на выходе поглощающего счётчика, который проходит на выход схемы с задержкой 0,6666Tr в соответствии с новым значением содержимого аккумулятора. Аналогичным образом формируется четвёртый сигнальный импульс с задержкой 0,9999Tr.


На пятом сигнальном импульсе аккумулятор переполняется, его содержимое сбрасывается до значения 3332, а его импульсом переполнения вычёркивается один импульс Fr на входе поглощающего счётчика. И далее схема действует по описанному алгоритму, выравнивая, с помощью генератора задержек, расстановку сигнальных импульсов во времени, чтобы сделать процесс периодическим, то есть исключить помеху дробности.


Один из возможных вариантов схемы генератора задержек показан на рисунке 16. При отсутствии импульса с выхода ДДПКД ключ замкнут, что предотвращает заряд конденсатора C от источника тока.


Рис.16. Схема генератора задержек


В то же время триггер находится в состоянии «0». С появлением упомянутого импульса ключ размыкается, и источник тока заряжает конденсатор C по линейному закону. Напряжение с конденсатора сравнивается в компараторе с напряжением на выходе ЦАП, и при их равенстве возникает импульс на выходе компаратора, который переводит триггер в состояние «1». Временной интервал между импульсами с выходов ДДПКД и триггера является линейной функцией напряжения с выхода ЦАП. Параметры схемы рассчитываются таким образом, чтобы максимальное напряжение с выхода ЦАП соответствовало задержке, равной одному периоду импульсов опорной частоты Fr.


По эффективности действия рассмотренные выше схемы примерно эквивалентны. Из-за относительно невысокой точности цифро-аналогового преобразования, суммирования и аналогового интегрирования в них не удаётся достичь высокой спектральной чистоты сигнала, чем и ограничивается область их использования.

3.4. Схема Ундервуда

Схема представлена на рисунке 17 [44]. В качестве ДДПКД в ней используется накапливающий сумматор (аккумулятор) для деления опорной частоты Fr с коэффициентом N=Q/A, где Q – ёмкость аккумулятора, а A – накапливаемое им число, содержащееся в управляющем коде N. Импульсы переполнения аккумулятора поступают на один из входов фазового детектора ФД, являясь, таким образом, «опорой» для петли ФАПЧ, формирующей частоту Fc сигнала. Другой вход ФД подключен к выходу ГУН.


Рис.17. Схема Ундервуда


В итоге, частота сигнала Fc равна средней частоте импульсов на выходе аккумулятора, то есть

Fc=Fr/N=AFr/Q.


Для компенсации помех дробности здесь используется ЦАП. В нём остатки от переполнения аккумулятора преобразовываются к аналоговому виду, и этот процесс складывается в сумматоре в противофазе и с соответствующим весом с выходным сигналом фазового детектора, благодаря чему помеха дробности устраняется. Фильтр ФНЧ служит для подавления компонентов с частотой Fc и их гармоник, а также остатков высокочастотных составляющих помехи дробности.

Уровень помех дробности на выходе синтезатора зависит как от точности ЦАП, так и от точности суммирования сигналов в сумматоре. Правда, весовые соотношения складываемых сигналов постоянны, и это облегчает достижение более высокого уровня компенсации, чем в схеме Бреймера-Джиллета и в схеме с интегратором, рассмотренных выше.


Также важно заметить, что частота Fc сигнала ниже опорной частоты Fr. Чтобы поднять частотный диапазон сигнала вверх, можно дополнительно включить делитель частоты в сигнальный тракт. Если его коэффициент деления равен M, то получим частоту сигнала Fc, равную

Fc=Fr/N=AMFr/Q.

Но при этом, естественно, помехи дробности в спектре сигнала возрастут на 20lgM дБ.


Возможен и такой вариант, когда аккумулятор в роли ДДПКД, включен в сигнальный тракт. Но тогда потребуются средства для управления весовыми соотношениями в сумматоре, как это имело место в схеме с интегратором и в схеме Бреймера-Джиллета. Это неизбежно приведёт к снижению суммарной точности компенсации, то есть к ухудшению спектральной чистоты сигнала.

3.5. Вариант с импульсным ФД типа «выборка-хранение»

Схема варианта представлена на рисунке 18 [45]. Она содержит последовательно включенные аккумулятор, ЦАП, фильтр нижних частот и импульсный детектор типа «выборка-хранение» Её работа поясняется с помощью рисунка 19.


Рис.18. Вариант с ФД типа «выборка-хранение»


Рис.19. Временные диаграммы, поясняющие работу детектора на рисунке 18.


Аккумулятор тактируется опорной частотой Fr. В качестве примера, он содержит 4 двоичных разряда, и код на его входе равен R=5. Импульсный, ступенчатый процесс в аккумуляторе и, соответственно, пропорциональное ему напряжение на выходе ЦАП включают в себя две пилообразные компоненты: непериодическую G и периодическую H с опорной частотой Fr. Высокочастотная компонента H подавляется фильтром нижних частот, а низкочастотная компонента G проходит на аналоговый вход детектора типа «выборка-хранение».


На импульсный вход детектора подаются импульсы сигнальной частоты Fc, производящие выборки из компоненты G. Эта компонента обладает тем свойством, что при состоянии синхронизма в петле ФАПЧ, значение выборок, от импульса к импульсу, остаётся постоянным, и таким образом формируется напряжение EС для управления частотой ГУН.


При своей относительной простоте, схема имеет существенный недостаток. Выделить компоненту G с желаемой точностью можно лишь при значительном отношении частот Fr/Fc, чтобы в нужной степени подавить компоненту H, не внося существенных искажений в компоненту G. В противном случае уровень помех дробности в спектре сигнала может оказаться недопустимо высоким. Поэтому схема может быть использована в диапазоне довольно низких частот сигнала, когда пилообразная компонента G не искажается фильтром нижних частот в верхней части его частотного диапазона.


Нетрудно заметить, что эту схему можно использовать и как синтезатор прямого типа. Если после фильтра включить пороговый элемент, то на его выходе получим импульсы синтезируемой частоты Fc=RFr/Q с шагом сетки частот, равным dF=Fr/Q, где Q – ёмкость аккумулятора. При этом отмеченный выше недостаток остаётся в силе.

3.6. Схема Никифорова

Недостаток предыдущего варианта устраняется в схеме, предложенной Никифоровым В. И. [46; 47] и показанной на рисунке 20.


Рис.20 Схема Никифорова


Диаграммы, поясняющие работу схемы, приведены на рисунке 21.


Рис.21. Диаграммы, поясняющие работу схемы на рисунке 20


Аккумулятор тактируется опорной частотой Fr. Чтобы избежать излишней сложности в описании работы схемы, здесь выбраны небольшие значения как его ёмкости Q=16 так и накапливаемого им числа R=3. Импульс переполнения аккумулятора поступает на формирователь импульсов, синхронизируемый частотой Fr. Цифровая последовательность с выхода аккумулятора подаётся на один из входов мультиплексора, а на другой вход последнего – код R.


Мультиплексор переключается импульсом с одного из выходов формирователя импульсов таким образом, что на выходе мультиплексора с каждым переполнением аккумулятора чередуются код R и остаток H в аккумуляторе как результат его переполнения. При этом время действия остатка удваивается относительно периода T1=1/Fr. Далее цифровая последовательность с выхода мультиплексора преобразовывается ЦАП в аналоговый эквивалент и поступает на интегрирующее звено, которое может быть выполнено на основе операционного усилителя. Элемент разряда служит для сброса заряда в интегрирующем звене во время переполнения аккумулятора. Для этого используется управляющий импульс с другого выхода формирователя импульсов. Длительность этого импульса равна T2=2/Fr. За это время интегрирующее звено должно быть полностью очищенным от заряда.


На диаграммах рисунка 21 показано: A) – процесс в аккумуляторе; B) – импульс управления разрядом интегрирующего звена; C) – импульс управления мультиплексором; D) – текущие значения кода на выходе мультиплексора и пропорциональные им аналоговые величины на выходе ЦАП; E) – напряжение на выходе интегрирующего звена.


Следует обратить внимание на характерные особенности диаграммы E в моменты времени, отмеченные пронумерованными точками на оси абсцисс. Точка 0 – интегрирующее звено полностью разряжено. Точка 1 – мультиплексор включил на входе ЦАП число R=3, и на интервале времени до точки 2 звено заряжается по линейному закону со скоростью, определяемой эквивалентом этого числа на выходе ЦАП. Точка 2 – аккумулятор переполнился; импульс «B» сбросил заряд интегрирующего звена; импульс «C» включил через мультиплексор остаток от переполнения аккумулятора. Точка 3 – интегрирующее звено заряжается со скоростью, пропорциональной преобразованной в ЦАП величине остатка H=2. Точка 4 – снова включен код R=3, и интегрирующее звено в течение интервала до точки 5 заряжается с соответствующей, упомянутой выше, скоростью. От точки 5 до точки 6 повторяются операции как они были на интервале 2÷3 (от точки 2 до точки 3). Точка 6 – остаток изменился на H=1, и на интервале 6÷7 скорость заряда интегрирующего звена уменьшилась в 2 раза по сравнению с интервалом 3÷4. На интервале 7÷8 заряд интегрирующего звена снова происходит в соответствии с кодом R=3, и далее процесс повторяется.


Как показано на рисунке 21, если брать выборки функции E через некоторые одинаковые интервалы времени TС в области значений функции от Umin до Umax, где она строго линейна, то значения Ec выборок оказываются неизменными. Umin – это значение функции, соответствующее точке 4, то есть когда остаток и накопленный в интегрирующем звене заряд во время действия этого остатка минимальны. Umax – это значение функции, соответствующее точке 8, то есть когда её максимальное значение на интервале от переполнения аккумулятора до его очередного переполнения максимально среди всех возможных случаев для выбранных параметров R и Q.


Период упомянутых выборок равен Tc=QTr/R, то есть их частота равна RFr/Q. Благодаря этому, если сигнал с выхода интегрирующего звена подать на аналоговый вход импульсно-фазового детектора типа «выборка-хранение», а другой его вход подключить к импульсному выходу ГУН, включенному в петлю ФАПЧ (для этого используется выход 1 на рисунке 20), то его частота Fc будет приведена, с помощью управляющего напряжения EC, в соответствие с опорной частотой через полученное выше соотношение частот. Шаг сетки частот при этом равен dF=Fr/Q. Рабочая область статической характеристики ФД, простирающаяся от Umin до Umax, достаточно широкая для успешной работы системы ФАПЧ.


Понятно, что в случае реального интегратора, из-за его несовершенства, возникает искажение процесса Е на его выходе, что приводит к появлению помех дробности, обязанных взаимной некратности чисел R и Q. О величине этих помех будет сказано ниже.


В принципе, входы частот Fr и Fc на рисунке 20 можно поменять местами, чтобы получить на выходе системы ФАПЧ более высокую частоту в соответствии с выражением Fc=QFr/R. Однако при этом надо учитывать, что в этом случае интегрирующее звено оказывается включенным в петлю ФАПЧ, и, обладая задержкой сигнала, может ухудшить устойчивость системы.


Если в рассмотренной схеме используется импульсно-фазовый детектор типа выборка-хранение, то объективных причин для включения в систему ФАПЧ фильтра нижних частот нет. Его можно использовать лишь для подавления компонентов с частотами Fc и Fr, просачивающихся через ФД, но эти частоты достаточно высокие, ФНЧ может быть широкополосным, а ФАПЧ – с высоким быстродействием.

Загрузка...